Output a clock divider on CV16 via mapping?

[XORadmin]

Code:

00 | GLOB CLKO ----          >  ---- ---- ----    ; clock output 0/1
01 | CALC FLG^ 00|=1        >  ---- ---- ----    ; /2
02 | CALC FLG^ 01|=1        >  ---- ---- ----    ; /4
03 | CALC FLG^ 02|=1        >  ---- ---- ----    ; /8
04 | CALC FLG^ 03|=1        >  ---- ---- ----    ; /16
05 | GLOB SRUN ----          >  ---- ---- ----    ; 1 = running
06 | CALC DINV 05|=0        >  SETV RW01 RST      ; stopped -> clear /2
07 | CALC DINV 05|=0        >  SETV RW02 RST      ; stopped -> clear /4
08 | CALC DINV 05|=0        >  SETV RW03 RST      ; stopped -> clear /8
09 | CALC DINV 05|=0        >  SETV RW04 RST      ; stopped -> clear /16
0A | VAR  RW0A #800          >  ---- ---- ----    ; constant 800h = 5 V
0B | CALC MUL  01|0A        >  CV  PTCH (1-1)    ; /2  -> CV16 out 1
0C | CALC MUL  02|0A        >  CV  PTCH (1-2)    ; /4  -> CV16 out 2
0D | CALC MUL  03|0A        >  CV  PTCH (1-3)    ; /8  -> CV16 out 3
0E | CALC MUL  04|0A        >  CV  PTCH (1-4)    ; /16 -> CV16 out 4

 This would be for clock dividers on CV16 as NSA 1, outputs 1..4 with /2, /4, /8, /16 for Version V3.0 and earlier.

In the upcoming version V3.03 less rows are needed.